这是一张单纯的图片-MISC-bugku-解题步骤

news/2024/5/20 0:36:38 标签: bugku, CTF, 解题步骤, 图片隐写, MISC, 图片解题思路

——CTF解题专栏——


题目信息:

题目:这是一张单纯的图片

作者:harry

提示:无

解题附件:


解题思路:

        图片解题三板斧winwalk、010Editor、Stegsolve,一一尝试。


解题步骤

        一、winwalk尝试

        将文件拖到kali里面,binwalk尝试一下。

很好,完全没东西,用010(010Editor)看看。


        二、010尝试

用010打开图片。

emmm......发现这个0000h好像不像是个jpg图片,再看0010h,图片大小也有点怪异。一堆282828,不知道啥意思。不管了,让我看看下面有没有藏东西(摘眼镜.png)。

哦?藏了东西的,看起来有点向html编码,我直接改后缀。


        三、html格式打开

最好copy一下再改,不然有操作失误还要重新去官网下载。(—by:weoptions)

双击打开!!!!!

发现了好东西哦~


总结:

        难度:简单,挺有意思的,如果先去用Stegsolve去调图片的话挺浪费时间的,有意思的题目给大家分享一下。文章是自己的解题步骤,侵删。有需要工具的小伙伴可以私信哈,无偿,直接qq发你。


http://www.niftyadmin.cn/n/5216841.html

相关文章

IDEA2023版本创建Sping项目只能勾选17和21,却无法使用Java8?(已解决)

文章目录 前言分析解决方案一:替换创建项目的源方案二:升级JDK版本 参考文献 前言 起因 想创建一个springboot的项目,本地安装的是1.8,但是在使用Spring Initializr创建项目时,发现版本只有17和21。 在JDK为1.8的情况下…

WEICHSELBERGER MODEL

通过采用Weichselberger 模型,可以将信道分解为左和右两个确定性的酉矩阵 以及中间的随机矩阵,随机矩阵的元素服从零均值独立分布。 论文 [1] 论文中假设只知道 H 2 , k \mathbf{H}_{2, k} H2,k​的statistical CSI (只知道统计信道状态信息) As presen…

实战sshd服务防止暴力破解

实战sshd服务防止暴力破解 登录系统需要 ip用户名密码端口 防止破解 就只有更改默认的端口 设置复杂的密码和用户名 方法一:配置安全的sshd服务 1.设置密码,密码的长度为8-20位,密码的复杂度尽量有大小写字母,数字和特殊符号混合…

react项目自行配置热更新

react项目自己配置热更新的话需要安装两个包pmmmwh/react-refresh-webpack-plugin和react-refresh,这个是官方推荐的做法。下面给出一个完整demo App.js import React, { useState } from "react";function App() {const [count, setCount] useState(0…

数据结构 / 顺序表操作 / 顺序表尾部添加

顺序表尾部添加函数代码 /**注意要判断顺序表是否已满*成功返回0*失败返回-1* */int append(sqlist *list, data_type element) {if(NULLlist || 1is_list_full(list)){return -1;}list->arr[list->len]element;return 0; } 完整代码 #include <string.h> #inclu…

2017年五一杯数学建模A题公交车排班问题解题全过程文档及程序

2017年五一杯数学建模 A题 公交车排班问题 原题再现 随着徐州市经济的快速发展&#xff0c;公交车系统对于人们的出行扮演着越来越重要的角色。在公交车资源有限的情况下&#xff0c;合理的编排公交车的行车计划成为公交公司亟待解决的问题。以下给出公交车排班问题中的部分名…

LeetCode:1457. 二叉树中的伪回文路径(DFS C++ Java)

目录 1457. 二叉树中的伪回文路径 题目描述&#xff1a; 原理思路&#xff1a; 1457. 二叉树中的伪回文路径 题目描述&#xff1a; 给你一棵二叉树&#xff0c;每个节点的值为 1 到 9 。我们称二叉树中的一条路径是 「伪回文」的&#xff0c;当它满足&#xff1a;路径经过的…

「Verilog学习笔记」数据累加输出

专栏前言 本专栏的内容主要是记录本人学习Verilog过程中的一些知识点&#xff0c;刷题网站用的是牛客网 在data_out准备好&#xff0c;valid_b拉高时&#xff0c;如果下游的ready_b为低&#xff0c;表示下游此时不能接收本模块的数据&#xff0c;那么&#xff0c;将会拉低ready…